ฉันจะคํานวณความถี่ การเปลี่ยนเฟส และรอบการทํางานสําหรับการตอกบัตร...

คำอธิบาย

อุปกรณ์Altera®มีการนําไปใช้งานสองประเภทสําหรับบล็อก SERDES - SERDES แบบแข็งและ SERDES แบบซอฟต์ (สร้างขึ้นจากเซลล์ลอจิก) เอกสารนี้จะอธิบายวิธีคํานวณความถี่ การเปลี่ยนเฟส และรอบการทํางานสําหรับนาฬิกาแต่ละนาฬิกาที่จําเป็นสําหรับอินเทอร์เฟซ PLL ภายนอกที่มี Soft SERDES เมื่อเลือกโหมด PLL ภายนอก คุณต้องตั้งค่าพารามิเตอร์ PLL แต่คุณสามารถเข้าถึงคุณสมบัติอื่นๆ ของ PLL เช่น สวิตช์นาฬิกา การกําหนดค่า PLL ใหม่ และสัญญาณนาฬิกาเอาต์พุตอื่นๆ ซึ่งไม่สามารถใช้งานได้เมื่อใช้ PLL ภายใน

ดาวน์โหลดเอกสารวิธีการนี้เพื่อเรียนรู้วิธีคํานวณความถี่ การเปลี่ยนเฟส และรอบการทํางานสําหรับแต่ละนาฬิกาที่ใช้สําหรับโหมด PLL ภายนอกที่มี SERDES แบบซอฟต์

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 31 ผลิตภัณฑ์

Cyclone® III LS FPGA

Cyclone® IV GX FPGA

Cyclone® II FPGA

Cyclone® V SX SoC FPGA

Cyclone® V ST SoC FPGA

Stratix® IV E FPGA

Cyclone® V GT FPGA

Cyclone® V GX FPGA

Arria® II GZ FPGA

Stratix® II GX FPGA

อุปกรณ์ HardCopy™ III ASIC

Arria® V ST SoC FPGA

Stratix® II FPGA

Arria® II GX FPGA

Arria® V SX SoC FPGA

Cyclone® III FPGA

Cyclone® IV E FPGA

Stratix® IV GT FPGA

Cyclone® V E FPGA

อุปกรณ์ HardCopy™ IV GX ASIC

อุปกรณ์ HardCopy™ IV E ASIC

Stratix® IV GX FPGA

Arria® GX FPGA

Stratix® III FPGA

Stratix® V GT FPGA

Stratix® V E FPGA

Stratix® V GX FPGA

Cyclone® V SE SoC FPGA

Arria® V GX FPGA

Stratix® V GS FPGA

Arria® V GT FPGA

เลือกภาษาของคุณ

ใช้งานการค้นหาของ Intel.com

ลิงค์ด่วน

การค้นหาล่าสุด

ค้นหาขั้นสูง

ค้นหาเฉพาะใน

สิ่งแวดล้อม

บทความที่เกี่ยวข้อง

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

คำประกาศสิทธิ์