ID บทความ: 000081552 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 30/01/2015

ข้อผิดพลาดใน ModelSim SE 10.3c และ 10.3d เมื่อจําลองการออกแบบอุปกรณ์ Arria 10 ในซอฟต์แวร์ Quartus II เวอร์ชั่น 14.1

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    เมื่อทําการจําลองซอฟต์แวร์ Quartus II เวอร์ชั่น 14.1 ใน Mentor Graphics ModelSim SE เวอร์ชั่น 10.3c หรือ 10.3d การออกแบบรวมถึง cascading phase-locked loops (PLL) และการกําหนดเป้าหมายอุปกรณ์ Arria 10 ทําให้เกิดข้อผิดพลาดในการจําลอง PLL แบบดาวน์สตรีมไม่ล็อกและสร้าง ความถี่ไม่ถูกต้อง

    ความละเอียด

    คุณต้องใช้เวอร์ชันดีบัก (-novopt) เมื่อทําอย่างละเอียดใน Modelsim

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้