ID บทความ: 000081513 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 20/02/2014

บัสล้มเหลวในการใช้อินเทอร์เฟซ FPGA-to-SDRAM

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    เมื่อพยายามเข้าถึง SDRAM ผ่าน FPGA-to-SDRAM ของ SoC อินเตอร์เฟซ การออกแบบของคุณอาจประสบกับความล้มเหลวของบัส ส่งผลให้ ในอาการใดอาการหนึ่งต่อไปนี้:

    • อินเทอร์เฟซ FPGA-to-SDRAM ค้างอยู่
    • อินเตอร์เฟซถ่ายโอนข้อมูลที่เปล่งประณีต
    ความละเอียด

    หากการออกแบบของคุณใช้อินเทอร์เฟซ FPGA-to-SDRAM คุณต้อง ดาวน์โหลดและติดตั้งโปรแกรมแก้ไขซอฟต์แวร์ หากคุณกําลังใช้ Quartus II v12.1 คุณต้องอัปเกรดเป็น v13.0 ก่อน

    ดาวน์โหลดและติดตั้ง Stratix V/Arria V/Arria V/Cycloneล่าสุด โปรแกรมแก้ไขอุปกรณ์ V จากฐานความรู้ด้านAltera ที่ http://www.altera.com/support/kdb/solutions/rd05172013_891.html

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Cyclone® V FPGA และ SoC FPGA
    Arria® V FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้