ข้อความแสดงข้อผิดพลาดต่อไปนี้เนื่องจากการวางพิน nPERST ไม่ถูกต้องในคอร์ INTEL® FPGA IP PCI Express ตัวอย่างเช่น คุณจะได้รับข้อความแสดงข้อผิดพลาดนี้หากคุณใช้พิ น nPERSTL0 กับ HIP ด้านซ้ายล่างในอุปกรณ์ Cyclone® V
ข้อผิดพลาด (175001): ไม่สามารถใส่ Hard IP ได้
ข้อมูล (175028): ชื่อ Hard IP: การสร้างอินสแตนซ์ระดับ |altpcie_cv_hip_ast_hwtcl:dut|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|
altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|arriav_hd_altpe2_hip_top
ข้อผิดพลาด (10104): ไม่พบพาธระหว่างแผ่น I/O และพอร์ต PINPERST ของ PCI Express Hard IP
ข้อผิดพลาด (10151): "HIP_X1_Y15_N0" ไม่ใช่ตําแหน่งตามกฎหมายสําหรับ "I/O pad" ที่เชื่อมต่อกับ PINPERSTN ของ PCI Express Hard IP
ข้อมูล (10371): 2 ตําแหน่งที่เป็นไปได้สําหรับแผ่น I/O: PIN_W24, PIN_Y23
ข้อมูล (175029): 1 สถานที่ที่ได้รับผลกระทบ
ข้อมูล (175029): HIP_X1_Y15_N0
การแมปที่ถูกต้องสําหรับ nPERSTL0 และ nPERSTL1 ในอุปกรณ์ Cyclone® V คือ:
PCIe Hard IP ด้านล่าง --> nPERSTL1
PCIe Hard IP ยอดนิยม --> nPERSTL0
การแมปนี้จะตรงกันข้ามกับอุปกรณ์ Stratix® V และ Arria® V ที่ PCIe Hard IP ด้านล่างเชื่อมโยงกับ nPERSTL0 และ PCIe Hard IP ด้านบนเชื่อมโยงกับ nPERSTL1