ID บทความ: 000081433 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 16/11/2011

การออกแบบการกําหนดเป้าหมายStratix V ล้มเหลวในการสร้างแบบจําลองการจําลอง

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    การออกแบบที่ใช้ฟังก์ชัน SDI MegaCore กําหนดเป้าหมายStratix อุปกรณ์ V ล้มเหลวในการสร้างโมเดลการจําลองในปลั๊กอิน MegaWizard จัดการ

    ความละเอียด

    เพื่อสร้างโมเดลการจําลองสําหรับการออกแบบ Stratix V ของคุณ ทําตามขั้นตอนเหล่านี้:

    1. ในซอฟต์แวร์ Quartus II ให้สร้างโครงการ และเปิดใช้งานตัวจัดการปลั๊กอิน MegaWizard
    2. สร้างรูปแบบเมกะฟังก์ชันแบบกําหนดเองใหม่ และเลือก การกําหนดค่า SDI ที่ต้องการ
    3. บนแท็บ EDA ตรวจสอบให้แน่ใจว่าได้ปิด สร้าง โมเดลการจําลอง
    4. คลิก ตกลง
    5. ในเทอร์มินัลคําสั่ง ให้เปลี่ยนไดเรกทอรีเป็นโครงการ โฟลเดอร์เพื่อสร้าง xcvr และ sdi-library โฟลเดอร์
    6. เรียกใช้สคริปต์ quartus_map ดังนี้:

    ตัวอย่าง Verilog: quartus_map .v --simgen --simgen_parameter="CBX_HDL_LANGUAGE=Verilog" --family="Stratix V" ตัวอย่าง VHDL: quartus_map .vhd --simgen --simgen_parameter="CBX_HDL_LANGUAGE=Vhdl" --family="Stratix V"ไฟล์ .vo หรือ vho จะถูกสร้างขึ้นที่ไดเรกทอรีโครงการ

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Stratix® V FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้