ID บทความ: 000081415 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 13/06/2013

คู่มือผู้ใช้ 100G Interlaken IP Core ระบุบิตที่ไม่ถูกต้องในการลงทะเบียน ALIGN

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    คู่มือผู้ใช้ฟังก์ชัน 100G Interlaken MegaCore อธิบาย การลงทะเบียน ALIGN ที่ออฟเซ็ต0x20ดังนี้:

    • บิต 1: การจัดวางเลน TX ให้สอดคล้อง
    • บิต 0: การจัดวางเลน RX ให้สอดคล้อง

    แต่จริงๆ แล้ว ช่องการจัดวางเลน TX อยู่ในบิต 12 ของการลงทะเบียน

    คําอธิบายการลงทะเบียนที่ถูกต้องคือ:

    • Bit 12: การจัดวางเลน TX ให้สอดคล้อง
    • บิต 0: การจัดวางเลน RX ให้สอดคล้อง

    ปัญหานี้มีอยู่ในฟังก์ชัน 100G Interlaken MegaCore คู่มือผู้ใช้ v12.1 และ v12.1 SP1

    คุณควรละเลยบิตอื่นๆ ทั้งหมดของการลงทะเบียนนี้ บางส่วน โดยไม่ได้อ่านเป็นบิตแบบเหมาจ่ายปกติ พร้อมกับมูลค่าการอ่านของ 0. อย่างไรก็ตาม บิต [11:1] และบิต [31:13] ของ ALIGN การลงทะเบียน ควรละเลย

    ความละเอียด

    หากต้องการแก้ไขปัญหานี้ ให้อ่านสถานะการจัดวางเลน TX จาก bit 12 ของ ALIGN การลงทะเบียนและละเว้นค่า ในทุกบิต ยกเว้นบิต 0 และ 12

    ปัญหานี้ได้รับการแก้ไขในเวอร์ชัน 13.0 ของ 100G คู่มือผู้ใช้ฟังก์ชัน Interlaken MegaCore (ลงวันที่ 05.06.2013)

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้