ID บทความ: 000081406 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 01/11/2015

ไดรเวอร์การกําหนดค่าการออกแบบใหม่ของ Hard IP สําหรับ PCI Express Qsys มีสัญญาณเอาต์พุตcal_busy_inที่เชื่อมต่ออยู่

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    Altera ให้ตัวอย่างการออกแบบที่มีใน Quartus Prime หรือ Quartus II ไดเรกทอรีการติดตั้ง การออกแบบตัวอย่าง Qsys การสตรีมAvalon (Avalon-ST) รวมคอนโทรลเลอร์การกําหนดค่าตัวรับส่งสัญญาณใหม่และการกําหนดค่า PCIe ใหม่ Altera โปรแกรม ควบคุม ผลลัพธ์ cal_busy_in ของไดรเวอร์การกําหนดค่า PCIe ใหม่ Altera ไม่มีการเชื่อมต่อโมดูล ต้องเชื่อมต่อสัญญาณนี้เพื่อกําหนดค่าตัวรับส่งสัญญาณใหม่ เพื่อทํางานอย่างถูกต้อง ไม่มีในส่วนประกอบระดับสูงสุดของ Qsys ระบบ

    ความละเอียด

    cal_busy_inเนื่องจากเอาต์พุตไม่สามารถใช้งานได้เป็นระดับสูงสุด คุณต้องเชื่อมต่อสัญญาณนี้ใน RTL

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้