ปัญหาสำคัญ
คำอธิบาย
เมื่อใช้ Intel® Arria® 10, 10G Multi-rate Ethernet PHY - Lineside IP core คุณอาจเห็นการละเมิดเวลาสําหรับการถ่ายโอนข้อมูลจากโมดูล alt_mge16_phy_xcvr_term ไปยังตัวรับส่งสัญญาณ PHY แบบเนทีฟบนพาธข้อมูล TX
ความละเอียด
ในการแก้ไขปัญหานี้ ข้อจํากัดมากเกินไปของเส้นทางที่ล้มเหลวโดยการเพิ่มข้อจํากัดด้านเวลาต่อไปนี้ลงในไฟล์ข้อจํากัดการออกแบบ Synopsis ระดับสูงสุดของผู้ใช้
ถ้า { [string เท่ากับ "quartus_fit" $::TimeQuestInfo(nameofexecutable)] {
set_min_delay -จาก [get_registers *alt_mge16_phy_xcvr_term:*|*] -ไปยัง [get_registers *twentynm_xcvr_native:*|twentynm_pcs_*] 0.3ns
}