ID บทความ: 000081391 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 27/08/2013

ช่วงแรงดันไฟฟ้าขาเข้าของตัวรับสัญญาณ LVDS ในอุปกรณ์ Stratix IV คืออะไร

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ช่วงแรงดันไฟฟ้าขาเข้าของตัวรับสัญญาณ LVDS สําหรับอุปกรณ์ Stratix IV คือ:

เมื่อ Dmax > 700 Mbps ความต้องการแรงดันไฟฟ้าขาเข้า LVDS คือ 1.0 V <=VIN <=1.6 V

เมื่อ Dmax <= 700 Mbps ความต้องการแรงดันไฟฟ้าขาเข้า LVDS เป็นศูนย์ V <=VIN <=1.85 V

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้