ID บทความ: 000081389 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

ทําไม CMU PLL ถึงล็อกแบบหลวมในการกําหนดค่าแบบผูกมัดก่อนที่สัญญาณไม่ว่างจะถูกหักล้างในอุปกรณ์ Arria II GX/GZ, Stratix IV GX/GT และอุปกรณ์ Hardcopy GX

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

คุณอาจเห็นการล็อก CMU PLL แบบหลวมในการกําหนดค่าแบบผูกมัดก่อนที่สัญญาณที่ไม่ว่างจะถูกหักล้างในArria® II GX/GZ อุปกรณ์ Stratix® IV GX/GT และ Hardcopy® GX หาก CMU PLL ถูกปิดเครื่องก่อนที่สัญญาณที่ไม่ว่างALTGX_RECONFIGจะถูกลบออกในระหว่างกระบวนการยกเลิกออฟเซ็ต CMU PLL จะถูกปิดเครื่องสําหรับการสอบเทียบแรงดันไฟฟ้าภายในในการกําหนดค่าแบบเชื่อม

ผู้ใช้ที่ใช้สัญญาณpll_lockedที่เพิ่มขึ้นเท่านั้นเพื่อกระตุ้นtx_digitalresetจะได้รับผลกระทบ

การแก้ไขปัญหาชั่วคราวคือการรอให้สัญญาณไม่ว่างALTGX_RECONFIGยกเลิกการแอสเซทก่อนที่จะตรวจสอบpll_locked

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 5 ผลิตภัณฑ์

Arria® II GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
อุปกรณ์ HardCopy™ IV GX ASIC
Stratix® IV GX FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้