ID บทความ: 000081366 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 03/12/2014

คําเตือน (177007): PLL ที่อยู่ในสถานที่ &ltPLL> ไม่มีนาฬิกา PLL เพื่อชดเชยที่ระบุ - Fitter จะพยายามชดเชยนาฬิกา PLL ทั้งหมด

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คุณอาจเห็นข้อความเตือนด้านบนเมื่อคุณคอมไพล์การออกแบบตัวอย่างที่สร้างขึ้นของคอนโทรลเลอร์หน่วยความจํา DDR3 ที่ใช้ UniPHY

     

     

    ความละเอียด

    คําเตือนนี้จะปรากฏขึ้นมาเมื่อผู้ใช้ไม่ระบุว่าต้องการรับฟังความคิดเห็นและพาธเอาต์พุตที่แตกต่างกันหรือไม่

    Intel® Quartus® จะพยายามจับคู่ทั้งสองเส้นทางด้วยพาธการชดเชยเดียวกัน

     

    คําเตือนนี้สามารถแก้ไขได้โดยการตั้งค่าการกําหนด QSF ต่อไปนี้:

    set_instance_assignment -name MATCH_PLL_COMPENSATION_CLOCK OFF -to *

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 5 ผลิตภัณฑ์

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SE SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้