ID บทความ: 000081356 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/11/2011

การจําลอง 10GBASE-R, Custom, Interlaken, ความหน่วงแฝงต่ํา, PCI Express PIPE และ XAUI Transceiver PHY IP Cores ล้มเหลวสําหรับ Stratix V หากคุณใช้ ModelSim กับภาษาผสม

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    การจําลอง 10GBASE-R, กําหนดเอง, Interlaken, ความหน่วงต่ํา, PCI Express PIPE และตัวรับส่งสัญญาณ XAUI PHY IP Core สําหรับStratix อุปกรณ์ V ล้มเหลวหากคุณใช้ ModelSim กับภาษาผสม

    ความละเอียด

    ปิดการปรับแต่ง ModelSim ด้วย -novpt ตัวเลือก ของ vsim คําสั่ง

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Stratix® V FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้