ID บทความ: 000081315 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 25/05/2015

JESD204B IP Core Arriaการทดสอบตัวอย่างการออกแบบ 10 - การจําลองล้มเหลวระหว่างการกําหนดค่าใหม่

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    เมื่อยืนยันพอร์ตของโมดูล jesd204b_ed ใหม่ระหว่าง การกําหนดค่าใหม่ สัญญาณข้อผิดพลาดของการเชื่อมต่อ RX ขัดจังหวะ คือ jesd204_rx_int ระบุเนื่องจาก rx_lockedtodata ไม่ได้แยกสัญญาณ นี่คือ รูปแบบที่ถูกต้องเนื่องจากตัวรับส่งสัญญาณอยู่ในสถานะรีเซ็ต อย่างไรก็ตาม การทดสอบการจําลอง ตรวจจับสัญญาณที่ขัดจังหวะและรายงานว่าเป็นข้อผิดพลาดของการเชื่อมต่อ RX เมื่อทําการจําลอง สมบูรณ์ ข้อความต่อไปนี้จะแสดงขึ้น:

    # Pattern Checker(s): OK! # JESD204B Tx Core(s): OK! # JESD204B Rx Core(s): Rx link error(s) found! # Test passed count: Test passed count value 1 does not match predefined value 5! # TESTBENCH_FAILED: SIM FAILED!
    ความละเอียด

    คุณจําเป็นต้องล้าง JESD204B IP Core rx_err0 และด้วยตนเอง rx_err1 การลงทะเบียนสถานะ เขียนมูลค่าของ0x0ไปยังการลงทะเบียน เมื่อกําหนดค่าใหม่แล้ว และก่อนที่การรีเซ็ตลิงก์จะถูกลบออก

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้