ข้อผิดพลาด (181011): ตรวจพบการตั้งค่าการยกเลิกบนชิปที่เข้ากันไม่ได้สําหรับพินในกลุ่ม DQS ที่ป้อนโดยพิน DQS I/O "<qk clock="" pin="">". พินทั้งหมดในกลุ่มต้องใช้บล็อกการควบคุม OCT เดียวกัน</qk>

เนื่องจากปัญหาในซอฟต์แวร์ Quartus® II ข้อผิดพลาดนี้อาจปรากฏขึ้นเมื่อสร้างอินสแตนซ์อินเทอร์เฟซ RLDRAM 3 UniPHY หลายอินเทอร์เฟซในการออกแบบ ซอฟต์แวร์ Quartus II กําหนดบล็อกการยกเลิกบนชิป (OCT) ที่ไม่ถูกต้องสําหรับอินเทอร์เฟซ

ในการตรวจสอบปัญหานี้ ใน รายงานการคอมไพล์ ให้ไปที่ ส่วนของฟิตเตอร์ > ทรัพยากร > พินอินพุต และเลื่อนไปที่แถวด้วยสัญญาณนาฬิกา QK เลื่อนไปทางขวาและตรวจสอบว่ามีการกําหนดบล็อกการควบคุม OCT ใด

วิธีแก้ไขปัญหาสําหรับข้อผิดพลาดนี้กําลังกําหนดบล็อก OCT ที่ถูกต้องด้วยการบ้าน QSF ต่อไปนี้:

set_instance_assignment -name TERMINATION_CONTROL_BLOCK "" -to

ตรวจสอบให้แน่ใจว่าสัญญาณอื่น ๆ ทั้งหมดที่ต้องการบล็อกการควบคุมการยกเลิกมีการบ้าน QSF ที่คล้ายกัน

ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Quartus II เวอร์ชันในอนาคต