ID บทความ: 000081264 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 18/12/2012

ฉันจะใช้ FPLL เป็น Tx PLL ในอุปกรณ์ Arria V GX และอุปกรณ์ Stratix V GX ได้อย่างไร

สิ่งแวดล้อม

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ในการใช้ fPLL เป็น Tx PLL ในอุปกรณ์ Arria® V GX และ Stratix® V GX คุณต้องใช้ PHY ดั้งเดิม คุณควรเลือกโหมด "External PLL" ใน Native PHY MegaWizard™ และเชื่อมต่อสัญญาณนาฬิกาเอาต์พุตของ fPLL ของคุณเข้ากับพอร์ตอินพุตext_pll_clkของ PHY เนทีฟ

ความละเอียด

 

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

Stratix® V GX FPGA
Arria® V GX FPGA

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทําขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรพึ่งพาความสมบูรณ์หรือความถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคําแปล เวอร์ชันภาษาอังกฤษจะมีผลบังคับและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้