ID บทความ: 000081229 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 04/02/2015

ทําไมฉันถึงพบปัญหาการเชื่อมต่อในขณะใช้งานการออกแบบตัวอย่าง Stratix V PCIe AVMM ในฮาร์ดแวร์

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย Stratix® V Hard IP สําหรับ PCI Express® Avalon-MM ตัวอย่าง .qsys ในซอฟต์แวร์ Quartus® II เวอร์ชั่น 14.1 และรุ่นก่อนหน้าไม่มีไดรเวอร์การกําหนดค่าใหม่
    ความละเอียด

    ผู้ใช้จําเป็นต้องเชื่อมต่อไดรเวอร์การกําหนดค่าใหม่เข้ากับคอนโทรลเลอร์การกําหนดค่าใหม่ด้วยตนเองดังนี้:

    รูปภาพที่ 1 กําหนดค่าการเชื่อมต่อคอนโทรลเลอร์ใหม่

    Figure 1. Reconfig controller connection
    ดูขนาดเต็ม

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

    Stratix® V FPGA
    Stratix® V GX FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้