ID บทความ: 000081224 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 11/04/2016

ข้อผิดพลาด: sdi_pll.xcvr_cdr_pll_a10_0: ค่าปัจจุบัน "" (1485) สําหรับพารามิเตอร์ "ความถี่เอาต์พุต PLL" (output_clock_frequency) ไม่ถูกต้อง ค่าที่ถูกต้องได้คือ: "" (2450.0:9800.0) กฎ: output_clock_frequency

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คุณอาจเห็นข้อผิดพลาดข้างต้นใน Arria® ตัวรับส่งสัญญาณอุปกรณ์ 10 CMU PLL IP Editor บานหน้าต่างข้อความข้อความเมื่อใช้ Quartus® Prime เวอร์ชั่น 15.1.2 และใหม่กว่า

    ซึ่งเกิดขึ้นเมื่อกําหนดค่าความถี่สัญญาณนาฬิกาซีเรียลเอาต์พุตที่ 1485MHz สําหรับแอปพลิเคชัน SDI ที่ทํางานที่อัตราข้อมูล 2970Mbps

    ข้อมูลจําเพาะ VCO ขั้นต่ําของ CMU PLL ได้รับการอัปเดตเป็น 2.45GHz ใน Quartus เวอร์ชั่น 15.1.2

    ความละเอียด ในการปรับใช้ SDI Datarate ที่ 2970Mbps คุณต้องเปลี่ยนความถี่เอาต์พุต CMU PLL เป็น 2970MHz และเปิดใช้งานตัวแบ่งภายในใน IP PHY Native ตัวรับส่งสัญญาณ

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้