ID บทความ: 000081217 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 15/12/2015

คู่มือผู้ใช้ Hard IP สําหรับ PCI Express แสดงค่าที่ไม่ถูกต้องสําหรับตัวเก็บประจุตัวตรวจจับตัวรับสัญญาณ

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    บทการดีบักของ Stratix V Hard IP เวอร์ชัน 12.01 สําหรับ คู่มือผู้ใช้ PCI Express, Arria V Hard IP สําหรับ PCI Express คู่มือผู้ใช้ และ Cyclone V Hard IP สําหรับผู้ใช้ PCI Express คู่มือ ระบุว่าวงจรตัวตรวจจับตัวรับสัญญาณต้องมี uF 100 ตัวเก็บประจุบนพิน TX ค่าที่ถูกต้องสําหรับตัวเก็บประจุ TX คือ 0.1 uF

    ความละเอียด

    ปัญหานี้ได้รับการแก้ไขในเดือนธันวาคม 2012 veresions ของ Stratix V Hard IP สําหรับคู่มือผู้ใช้ PCI Express, Arria V Hard IP สําหรับ PCI คู่มือผู้ใช้แบบ Express และ Cyclone V Hard IP สําหรับ PCI Express คู่มือผู้ใช้

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Stratix® V FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้