คำอธิบาย
พอร์ต 'busy' และ 'reconfig_address_en' อาจแสดงพฤติกรรมการจําลองที่ไม่คาดคิดเมื่อเริ่มต้นStratix® II GX และตระกูล GX/GT/GZ ที่ใหม่กว่าคุณสามารถแก้ไขปัญหาต่อไปนี้เพื่อแก้ไขปัญหาการจําลองนี้ได้
Dynamic Reconfiguration Controller Block มีพอร์ตอินพุต reconfig_clk ในการจําลอง หากคุณเริ่มต้นอินพุต reconfig_clk เป็นค่า 1 พอร์ตที่ไม่ว่าง และ reconfig_adddress_en อาจอยู่ในสถานะที่ไม่รู้จัก (มูลค่า x) ปัญหานี้เกิดขึ้นทั้งในรุ่น VHDL และ Verilog
ตัวอย่างเช่น รหัส Verilog ต่อไปนี้อาจทําให้เกิดลักษณะการทํางานนี้
เริ่มต้น
reconfig_clk = 1'b1; นาฬิกาเริ่มต้นที่ลอจิกสูง
สิ้น สุด
เริ่มต้นเสมอ
# reconfig_clk = ~reconfig_clk;
สิ้น สุด
หากต้องการแก้ไขปัญหานี้ ให้เริ่มต้นอินพุต reconfig_clk เป็นค่า 0 ในโต๊ะทดสอบการจําลอง