ใช่ เป็นไปได้ที่จะใช้ SignalTap® II Logic Analyzer ในอุปกรณ์ Stratix® V, Arria® V หรือ Cyclone® ซีรีส์ V ที่มีการเขียนโปรแกรมคีย์ความปลอดภัยการออกแบบและชุดบิตป้องกันการงัดแงะ
การเปิดใช้งานบิตป้องกันการงัดแงะจะวางอุปกรณ์ในโหมดรักษาความปลอดภัย JTAG เมื่อเปิดเครื่อง ระหว่างโหมดรักษาความปลอดภัย JTAG คําแนะนํา JTAG จํานวนมากถูกปิดใช้งานซึ่งจะทําให้ไม่สามารถใช้ SignalTap ได้ อย่างไรก็ตาม การออกคําสั่ง UNLOCK JTAG สามารถปิดใช้งานโหมดนี้ได้ ทําให้สามารถใช้ SignalTap ได้ คําสั่งนี้สามารถดําเนินการผ่านคอร์เท่านั้น
หากต้องการใช้ SignalTap กับอุปกรณ์เหล่านี้ โปรดทําตามขั้นตอนด้านล่าง
ประการแรกโปรดทราบว่าคุณจะต้องมีสองการออกแบบที่แตกต่างกัน ซึ่งมีปัญหาคําสั่ง UNLOCK JTAG ตามที่อธิบายไว้ใน AN556: การใช้คุณสมบัติการรักษาความปลอดภัยการออกแบบใน Altera FPGAs (PDF) และการออกแบบอื่นที่ทําให้ SignalTap เป็นอินสแตนซ์
โปรดทราบว่าเนื่องจากการกําหนดค่าผ่าน JTAG ถูกปิดใช้งานเมื่อเปิดใช้งานบิตการป้องกันการงัดแงะอุปกรณ์จะต้องได้รับการกําหนดค่าโดยใช้บิตสตรีมที่เข้ารหัสสําหรับทั้งสองการออกแบบเหล่านี้ผ่าน Passive Serial (PS), Active Serial (AS) หรือโหมดการกําหนดค่า Fast Passive Parallel (FPP)
1. กําหนดค่าอุปกรณ์ด้วยการออกแบบที่เข้ารหัส ซึ่งออกคําสั่ง UNLOCK JTAG ผ่านคอร์
2. ห้ามปิดเครื่องหลังจากออกคําสั่ง UNLOCK JTAG
3. กําหนดค่าอุปกรณ์ใหม่ด้วยการออกแบบที่เข้ารหัสซึ่งมีอินสแตนซ์ SignalTap
4. ใช้ SignalTap ตามปกติ
5. เพื่อนําอุปกรณ์กลับสู่สถานะ LOCK เพียงเปิดปิดเครื่องตามรอบอุปกรณ์