ID บทความ: 000081064 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 11/09/2012

ฉันจะกําหนดมาตรฐาน LVDS I/O ในซอฟต์แวร์การออกแบบ Quartus II ให้กับตัวส่งสัญญาณที่ไม่เฉพาะเจาะจง (psuedo differential) ในอุปกรณ์ Cyclone III และ Stratix III

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

มีการบ้าน LVDS 2 รายการในซอฟต์แวร์การออกแบบ Quartus® II สําหรับพินที่แตกต่างที่ไม่ใช่แบบเฉพาะ "LVDS_E_1R" สําหรับอุปกรณ์ Stratix® III เท่านั้น และ "LVDS_E_3R" สําหรับอุปกรณ์ Stratix III และ Cyclone® III

LVDS_E_1R เป็นโซลูชันที่ต้องใช้ตัวต้านทานภายนอกหนึ่งตัวและLVDS_E_3Rเป็นโซลูชันที่ต้องใช้ตัวต้านทานภายนอกสามตัว สําหรับข้อมูลเพิ่มเติมเกี่ยวกับโซลูชันตัวต้านทานภายนอกเหล่านี้ โปรดดู Stratix คุณสมบัติ III Device I/O (PDF) และอินเทอร์เฟซความแตกต่างความเร็วสูงในอุปกรณ์ Cyclone III (PDF)

นอกจากนี้ยังมีข้อมูลเพิ่มเติมเกี่ยวกับการบ้านเหล่านี้ในความช่วยเหลือซอฟต์แวร์ Quartus II  ในดัชนีวิธีใช้ ให้ไปที่ "มาตรฐาน I/O" และเลือก "รายการ"

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

Stratix® III FPGA
Cyclone® III FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้