คำอธิบาย
เนื่องจากปัญหาในซอฟต์แวร์ Quartus® II เวอร์ชั่น 13.0 SP1 และก่อนหน้า คุณอาจเห็นการละเมิดเวลาใน IP Altera DDR3 ของคุณสําหรับพาธที่มีการลงทะเบียนต้นทางและปลายทางอยู่ใน ALM เดียว ปัญหาเกิดขึ้นเนื่องจากการจํากัดตําแหน่งและการกําหนดเส้นทางซึ่งจําเพาะกับ IP DDR3
ความละเอียด
เพื่อหลีกเลี่ยงปัญหานี้ แสดงความคิดเห็น (ใช้ #) การบ้าน FORM_DDR_CLUSTERING_CLIQUE ที่สร้างขึ้นโดยอัตโนมัติทั้งหมดจากไฟล์การตั้งค่า Project Quartus II (.qsf)
ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Quartus II ในอนาคต