ID บทความ: 000080995 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

ทําไมฉันถึงได้รับการละเมิดเวลาเมื่อใช้งาน altlvds_tx Megafunction

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เมื่อใช้ฟังก์ชันตัวส่งสัญญาณของ altlvds (altlvds_tx) คุณอาจได้รับการละเมิดเวลาการตั้งค่าเมื่อใช้ tx_inclock ในการลงทะเบียนข้อมูลที่ป้อน SERDES Blocks  altlvds_tx Megafunction มีตัวเลือกให้คุณลงทะเบียนข้อมูลtx_inกับtx_inclockหรือtx_coreclock  เริ่มต้นที่ Quartus® II เวอร์ชั่น 5.1 การตั้งค่าเริ่มต้นคือ tx_coreclock  การใช้tx_coreclockในการลงทะเบียนข้อมูลก่อนที่จะป้อน SERDES เป็นทางเลือกที่ดีกว่าเนื่องจากจะมีตําแหน่งเฟสที่เหมาะสมที่สุดในการลงทะเบียนข้อมูลในส่วนที่เกี่ยวข้องกับนาฬิกาความเร็วสูงที่ขับเคลื่อน SERDES

การละเมิดเวลาการตั้งค่าของคุณควรถูกตัดออกเมื่อใช้tx_coreclockแทนที่จะtx_inclockลงทะเบียนข้อมูลในฟังก์ชัน altlvds_tx  นอกจากนี้ คุณจะเห็นส่วนต่างของเวลาที่ดียิ่งขึ้นเมื่อใช้tx_coreclockแทนtx_inclock แม้ว่าคุณจะไม่มีการละเมิดเวลาก็ตาม

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Stratix® II FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้