ID บทความ: 000080992 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 06/01/2017

ทําไม HPS JTAG ของฉันไม่ทํางาน แต่ JTAG FPGAของฉันทํางาน

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

FPGA JTAG ไม่จําเป็นต้องมีแหล่งสัญญาณนาฬิกาภายนอกนอกเหนือจากนาฬิกา TCK อย่างไรก็ตาม HPS JTAG ต้องใช้แหล่งสัญญาณนาฬิกาภายนอกที่ได้รับจากพิน EOSC1  พอร์ตการเข้าถึงดีบัก (DAP) ใช้dbg_clkที่เกิดขึ้นจากนาฬิกาเมื่อควบคุม HPS JTAG

ความละเอียด

เพื่อแก้ไขปัญหานี้ตรวจสอบให้แน่ใจว่าพิน EOSC1 มีแหล่งสัญญาณนาฬิกาภายนอก และตั้งค่าตัวจัดการนาฬิกาให้ส่งdbg_clkไปยัง DAP

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 5 ผลิตภัณฑ์

Arria® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA
Arria® V SX SoC FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้