เมื่อคุณใช้การออกแบบตัวอย่าง DisplayPort (DP) ที่มีในซอฟต์แวร์ Quartus® Prime v15.1 Update 2 หรือก่อนหน้า การออกแบบสาธิตฮาร์ดแวร์อาจไม่สามารถแสดงวิดีโอได้ ปัญหานี้สามารถเกิดขึ้นได้แม้ว่าจะได้รับการฝึกอบรมการเชื่อมต่อสําเร็จแล้ว หากการตั้งค่าความลึกของสี DP เข้ากันไม่ได้กับความลึกของสีที่จอแสดงผลรองรับ
ตรวจสอบการตั้งค่าความลึกของสีในการออกแบบตัวอย่างที่เข้ากันได้กับความลึกของสีของจอภาพ
Altera®แนะนําให้คุณใช้การตั้งค่าความลึกของสีเดียวกันกับจอภาพที่รองรับ
หากจําเป็น ให้ปรับพารามิเตอร์ความลึกของสีต่อไปนี้ตามความลึกของสีของจอภาพ
ตัวอย่างเช่น หากการออกแบบต้องทํางานกับจอภาพ 10 บิตต่อสี (bpc) (หรือ 30 บิตต่อพิกเซล) รวมถึงจอภาพพิกเซล 24 บิต ให้ตั้งค่าพารามิเตอร์ความลึกของสีเป็น 10 bpc (หรือ 30 bpp) ดังนี้:
- ตั้งค่าความลึกของสีอินพุตวิดีโอสูงสุด DP Source เป็น 10 bpc
- ตั้งค่าความลึกของสีเอาต์พุตวิดีโอสูงสุด DP Sink เป็น 10 bpc
- ตั้งค่าการกู้คืนสัญญาณนาฬิกาพิกเซลของ Pixel Pixel bitec_clkrec_i.BPP เป็น 30
นอกจากนี้ เปิดใช้งานตัวเลือกการสนับสนุนความลึกของสีทั้งหมดในเครื่องมือแก้ไขพารามิเตอร์ DP ที่อาจรองรับโดยความลึกของสีวิดีโอสูงสุด
ด้านล่างนี้เป็นขั้นตอนสําหรับการปรับการตั้งค่าความลึกของสีในการออกแบบตัวอย่าง:
a. ใน Quartus คลิก 'File --> Open' และเลือก 'control.qsys'
B คลิกที่ DisplayPort component(dp) ใน Qsys ตั้งค่าความลึกของสีอินพุต/เอาต์พุตวิดีโอสูงสุดเป็น 10 bpc สําหรับแหล่งข้อมูล DP และ Sink ใน GUI ตัวแก้ไขพารามิเตอร์
C. เปิดตัวเลือกการสนับสนุนความลึกของแหล่งที่มาและสี Sink ทั้งหมดที่รองรับโดยสูงสุด 10 bpc:
- 6-bpc RGB หรือ YCbCr 444 (18 bpp)
- 8-bpc RGB หรือ YCbCr 444 (24 bpp)
- 10-bpc RGB หรือ YCbCr 444 (30 bpp)
- 8-bpc YCbCr 422 (16 bpp)
- 10-bpc YCbCr 422 (20 bpp)
D. บันทึกระบบ Qsys และสร้าง HDL
ตะวัน ออก ในโมดูลระดับบนสุด (เช่น a10_dp_demo.v) ให้ตั้งค่าพารามิเตอร์ BPP ของโมดูลกู้คืนนาฬิกาพิกเซล (bitec_clkrec) เป็น 30
F คอมไพล์โครงการ
เช่น ดาวน์โหลดไฟล์ .sof หากจําเป็น ให้รีเซ็ตFPGAโดยกดปุ่มรีเซ็ตในบอร์ดการพัฒนาFPGA
ใน Quartus 16.0 และใหม่กว่า ความลึกของสีเริ่มต้นในการออกแบบตัวอย่างถูกตั้งค่าเป็น 10 bpc (หรือ 30 บิตต่อพิกเซล) การตั้งค่าเริ่มต้นจะทํางานร่วมกับจอภาพพิกเซล 24 บิตเช่นกัน