ID บทความ: 000080956 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 22/09/2017

ข้อผิดพลาด(13223): ข้อผิดพลาด Verilog HDL หรือ VHDL: การถอดรหัสdata_blockล้มเหลว

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คุณอาจพบข้อผิดพลาดนี้ในซอฟต์แวร์ Quartus® Prime Pro เวอร์ชั่น 17.0 Update 2 และก่อนหน้าเมื่อคอมไพล์ไฟล์การออกแบบที่ได้รับการเข้ารหัสโดยใช้ขั้นตอนencrypt_1735
    ปัญหาเกิดขึ้นเมื่อคอมไพล์การออกแบบบนระบบปฏิบัติการ Linux โดยใช้ไฟล์การออกแบบที่ได้รับการเข้ารหัสโดยใช้ขั้นตอนencrypt_1735บน Windows

    ความละเอียด

    ในการแก้ไขปัญหานี้ ให้ทําการแปลง dos2unix บนไฟล์ที่เข้ารหัสแต่ละไฟล์

    ปัญหานี้มีกําหนดเวลาให้แก้ไขในการเปิดตัวซอฟต์แวร์ Quartus Prime Pro ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้