ID บทความ: 000080951 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 12/06/2020

ข้อผิดพลาดภายใน: ระบบย่อย: FYGR, ไฟล์: /quartus/fitter/fygr/fygr_cdr_op.cpp, บรรทัด: 2875

สิ่งแวดล้อม

  • Intel® Quartus® Prime Standard Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Standard Edition เวอร์ชัน 19.1 หรือรุ่นก่อนหน้า คุณอาจเห็นข้อผิดพลาดภายในนี้เมื่อมาตรฐาน I/O ถูกกําหนดให้กับ LVDS แต่พินนี้ไม่ได้เชื่อมต่อกับ LVDS IP ปัญหานี้เกิดขึ้นเฉพาะในอุปกรณ์ Max® V เท่านั้น

    ความละเอียด

    หากต้องการหลีกเลี่ยงปัญหา ให้เปลี่ยน มาตรฐาน I/O จาก LVDS เป็นมาตรฐาน I/O ประเภทอื่นหากพินไม่ได้เชื่อมต่อกับ LVDS IP

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    MAX® V CPLD

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้