ID บทความ: 000080940 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

ทําไมความหน่วงแฝงในการเข้าถึงอินเทอร์เฟซ UniPHY CSR เพิ่มขึ้นใน 11.0 และเวอร์ชันที่ใหม่กว่าของ IP เมื่อเปรียบเทียบกับ IP เวอร์ชั่น 10.1

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย มีการเข้าถึงเพิ่มขึ้นใน 11.0 และเวอร์ชันที่ใหม่กว่าของ IP เนื่องจากการเปลี่ยนแปลงสถาปัตยกรรมการกําหนดค่าและการลงทะเบียนสถานะ (CSR) ก่อนเวอร์ชั่น 11.0 อินเทอร์เฟซ Avalon-MM จากคอนโทรลเลอร์ถูกสัมผัสกับ PHY แต่ในเวอร์ชั่น 11.0 และใหม่กว่า Avalon-MM bridge และ merlin Fabric จะถูกใช้เพื่อส่งออกอินเทอร์เฟซ Avalon-MM พร้อมกับ PHY CSR
    ความละเอียด

     

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Stratix® IV GX FPGA
    Stratix® III FPGA
    Stratix® IV E FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้