ความล้มเหลวในการกําหนดเวลาการกู้คืนอีเธอร์เน็ตความเร็วสามเท่า

ฟังก์ชัน Triple Speed Ethernet MegaCore อาจมีการกู้คืน การละเมิดเวลา พาธที่ล้มเหลวมีสัญญาณนาฬิกาทั่วโลก ขับเคลื่อนจากตรรกะคอร์ FPGA

การละเมิดเวลาการกู้คืนอาจส่งผลกระทบต่อการออกแบบของคุณในฮาร์ดแวร์ ในระหว่างเงื่อนไขการรีเซ็ต

ปัญหานี้มีผลต่อการออกแบบทั้งหมดโดยใช้อุปกรณ์ Arria V ในเวอร์ชัน 13.0 ของฟังก์ชัน Triple Speed Ethernet MegaCore

คุณต้องจํากัดสัญญาณในซอฟต์แวร์ Quartus II fitter จากการใช้นาฬิกาทั่วโลก (GCLK) ดู Quartus II รายงานการคอมไพล์ซอฟต์แวร์เพื่อค้นหาเส้นทางที่เหมาะสมสําหรับผลกระทบ รีเซ็ตพาธ ตัวอย่างเช่น หากสัญญาณที่มีการละเมิดเวลา เป็นaltera_tse_reset_synhronizer_chain_outรีเซ็ตทั่วโลก ใช้ การกําหนดซอฟต์แวร์ Quartus II ต่อไปนี้เพื่อบังคับสัญญาณ เพื่อไม่ให้ใช้ GCLK:

set_instance_assignment- name GLOBAL_SIGNAL OFF - ไปยัง altera_tse_ps_pma:altera_tse_pcs_pma_instlaltera_tse_top_1000_base_x:altera_tse_top_1000_base_x_instlaltera_tse_reset_synchronizer:reset_sync_0laltera_tse_reset_synchronizer_chain_out

ปัญหานี้จะได้รับการแก้ไขในเวอร์ชันในอนาคตของทริปเปิล ฟังก์ชัน Speed Ethernet MegaCore