เนื่องจากปัญหาซอฟต์แวร์ Intel® Quartus® Prime เวอร์ชั่น 19.3 และก่อนหน้า คุณอาจประสบปัญหาข้างต้นเมื่อจําลองการออกแบบตัวอย่างที่สร้างขึ้นจาก Intel® Arria® 10/Cyclone® 10 Hard IP สําหรับ PCI Express* พร้อมด้วยอินเทอร์เฟซ DMA Avalon® Memory Mapped (Avalon-MM) และ Gen2 ในโหมด Modelsim* Intel® FPGA Starter Edition
ปัญหานี้ได้รับการแก้ไขเริ่มต้นด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 19.4