ID บทความ: 000080871 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 13/12/2019

ทําไมอินเทอร์เฟซ DMA Intel® Arria® 10/Cyclone® 10 Hard IP สําหรับ PCI Express* ที่มี Avalon® Memory Mapped (Avalon-MM) DMA Interface ได้สร้างตัวอย่างการออกแบบพบข้อผิดพลาดร้ายแรงในการจําลอง

สิ่งแวดล้อม

    Intel® Quartus® Prime Pro Edition
    Intel® Quartus® Prime Standard Edition
    Intel® Arria® 10 Cyclone® 10 Hard IP สำหรับ PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เนื่องจากปัญหาซอฟต์แวร์ Intel® Quartus® Prime เวอร์ชั่น 19.3 และก่อนหน้า คุณอาจประสบปัญหาข้างต้นเมื่อจําลองการออกแบบตัวอย่างที่สร้างขึ้นจาก Intel® Arria® 10/Cyclone® 10 Hard IP สําหรับ PCI Express* พร้อมด้วยอินเทอร์เฟซ DMA Avalon® Memory Mapped (Avalon-MM) และ Gen2 ในโหมด Modelsim* Intel® FPGA Starter Edition

ความละเอียด

ปัญหานี้ได้รับการแก้ไขเริ่มต้นด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 19.4

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

Intel® Cyclone® 10 GX FPGA
Intel® Arria® 10 GT FPGA
Intel® Arria® 10 GX FPGA
Intel® Arria® 10 SX SoC FPGA

1

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้