ID บทความ: 000080840 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 23/05/2019

ทําไมฉันไม่สามารถสร้าง E-Tile Hard IP สําหรับอีเธอร์เน็ต 2 หรือ 3 ช่องได้ Intel® Stratix® IP FPGA 10 เมื่อ "1 ถึง 4 10GE/25GE พร้อม RSFEC" หรือเลือกตัวแปรคอร์ "100GE หรือ 1 to 4 10GE/25GE ที่มีตัวเลือกคอร์ RSFEC และ 1588 PTP" และเปิดใช้งาน ...

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® E-tile Hard IP สำหรับ Ethernet
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime เวอร์ชั่น 19.1 จํานวนช่องสัญญาณที่อนุญาตให้สร้างเมื่อใช้ E-Tile Hard IP สําหรับ Ethernet Intel® Stratix® 10 FPGA IP เมื่อ "1 ถึง 4 10GE/" 25GE พร้อม RSFEC ที่เป็นตัวเลือก" หรือ "100GE หรือ 1 to 4 10GE/25GE ที่มีตัวเลือกคอร์ RSFEC และ 1588 PTP" จะถูกเลือกและเปิดใช้งาน "เปิดใช้งาน AN/LT" ไม่ถูกต้องจํากัดเฉพาะการกําหนดค่าแชนเนล 1 หรือ 4 ช่อง

    ความละเอียด

    ปัญหานี้ได้รับการแก้ไขแล้วตั้งแต่การเปิดตัวซอฟต์แวร์ Intel® Quartus® Prime เมื่อเวลา 19.2 น.

    ช่องสัญญาณสูงสุด (4) ช่องจะได้รับอนุญาตสําหรับการกําหนดค่า IP เหล่านี้เมื่อมีการเลือก "เปิดใช้งาน AN/LT"

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7 F-ซีรีส์
    Intel® Stratix® 10 MX FPGA
    Intel® Stratix® 10 TX FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้