ID บทความ: 000080836 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 05/05/2021

ทําไมการออกแบบตัวอย่างการออกแบบ Intel® Stratix® 10 PCI Express* Avalon®-MM Hard IP ที่ใช้คอนโทรลเลอร์ตัวอธิบายภายนอกจึงหยุดทํางานเมื่อมีการตั้งโปรแกรมตัวอธิบายมากกว่า 8 ตัว

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • Avalon-MM Intel® Stratix® 10 Hard IP สำหรับ PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากการแมปที่อยู่ของตรรกะเราเตอร์ที่สร้างขึ้นโดยเครื่องมือ Intel® Quartus® Prime Pro Platform Designer ไม่ถูกต้อง Intel® Stratix® PCIe* Avalon®-MM Hard IP ที่มีการออกแบบตัวอย่างคอนโทรลเลอร์ตัวอธิบายภายนอกจะค้างเมื่อมีการตั้งโปรแกรมตัวอธิบายมากกว่า 8 ตัว

    ความละเอียด

    ในการแก้ไขปัญหานี้ ให้แก้ไขไฟล์ RTL ที่สร้างขึ้นโดยเครื่องมือ Intel® Quartus® Prime Pro Platform Designer ด้วยตนเอง:

    1. ค้นหา *altera_merlin_router*.sv ใต้พื้นที่ทํางานของโครงการ และ ค้นหาไฟล์ ที่แสดงด้านล่าง:

    .. /altera_merlin_router_xxx/ซิม/altera_merlin_router_xxx (ขั้นตอนการจําลอง)

    .. /altera_merlin_router_xxx/syn/altera_merlin_router_xxx (ขั้นตอนการปรับใช้)

    2. เปิดแต่ละไฟล์เพื่อยืนยันว่ามีบรรทัดต่อไปนี้อยู่หรือไม่ จากนั้นปรับเปลี่ยนตาม:

    บรรทัดดั้งเดิมควรเป็น:

     //-------------------------------------------------------

    หาจํานวนบิตที่จะมาสก์สําหรับช่วง Slave แต่ละช่วง

    ระหว่างการถอดรหัสที่อยู่

    //-------------------------------------------------------

    localparam PAD0 = log2ceil(64'h2000 - 64'h0);

    localparam PAD1 = log2ceil(64'h1000100 - 64'h1000000);

    localparam PAD2 =log2ceil(64'h1002100 - 64'h1002000);

    เปลี่ยนเป็น:       

            //-------------------------------------------------------

    หาจํานวนบิตที่จะมาสก์สําหรับช่วง Slave แต่ละช่วง

    ระหว่างการถอดรหัสที่อยู่

    //-------------------------------------------------------

    localparam PAD0 = log2ceil(64'h2000 - 64'h0);

    localparam PAD1 = log2ceil(64'h1001000 - 64'h1000000);

    localparam PAD2 = log2ceil(64'h1003000 - 64'h1002000);

    3. เรียกใช้งานโฟลว์การจําลองหรือการคอมไพล์อีกครั้ง

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้