ID บทความ: 000080820 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 03/01/2017

ทําไม Stratix 10 Hard IP สําหรับ PCI Express ที่กําหนดค่าในโหมด Gen3 ให้เข้าสู่สถานะการกู้คืนหลายครั้งเมื่อเปลี่ยนความเร็วเป็น Gen3

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    Stratix® 10 L-Tile Hard IP สําหรับคอร์ PCI Express® ที่กําหนดค่าในโหมด Gen3 อาจได้รับรอบการกู้คืนหลายรอบเมื่อเปลี่ยนความเร็วเป็น Gen3  หลังจากกู้คืนไปสองสามรอบ ลิงก์จะอยู่ในสถานะ L0  ลิงก์เริ่มต้นสูงสุด Gen3 จะไม่ได้รับผลกระทบ รอบการกู้คืนเกิดขึ้นเฉพาะในการเปลี่ยนแปลงความเร็วในภายหลังหลังจากการฝึกอบรมลิงก์เริ่มต้นไปยัง Gen3

    ความละเอียด

    ปัญหานี้ไม่ได้รับการแก้ไขใน L-Tile

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้