ID บทความ: 000080815 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 15/10/2018

ข้อผิดพลาด (129001): CLK พอร์ตอินพุตบนอะตอม "fr_out_data_ddio" ซึ่งเป็น twentynm_ddio_out primitive ไม่ได้เชื่อมต่อและ/หรือกําหนดค่าตามกฎหมาย

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® GPIO
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 18.0 Update 1 ข้อความแสดงข้อผิดพลาดนี้อาจพบได้ในอินสแตนซ์การออกแบบที่มีอินสแตนซ์ GPIO Intel® FPGA IP ปัญหานี้เกิดขึ้นเมื่อสัญญาณนาฬิกาสําหรับ IP ถูกเชื่อมต่อกับแหล่งสัญญาณนาฬิกาที่กําลังสร้างจากโมดูลที่กําหนดเป็นฐานข้อมูล Netlist

    ปัญหาเกิดขึ้นเนื่องจากซอฟต์แวร์ไม่สามารถตรวจสอบที่มาของนาฬิกาต้นทางเมื่อมาจาก netlist ที่นําเข้ามาบนพาร์ติชันรากของการออกแบบ

    ความละเอียด

    เพื่อหลีกเลี่ยงปัญหานี้ สร้าง พาร์ติชันการออกแบบ สําหรับฐานข้อมูล netlist ที่นําเข้าเพื่อผ่านการตรวจสอบทางกฎหมายสําหรับอินสแตนซ์ GPIO IP

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้