ในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 18.0 Update 1 คุณอาจเห็นข้อความแสดงข้อผิดพลาดนี้เมื่อคอมไพล์การออกแบบ Intel Stratix® 10 ด้วย CASCADED PLL ข้อความแสดงข้อผิดพลาดนี้เป็นข้อความใหม่ในเวอร์ชั่น 18.0 Update 1 และเป็นผลจากการตรวจสอบความถูกต้องตามกฎหมายใหม่เพื่อป้องกันไม่ให้ PLL ระดับล่างถูกปรับเทียบเมื่อ PLL แบบอัพสตรีมล้มเหลวในการสอบเทียบ
ข้อผิดพลาด (20181) อินพุตpermit_calของ IOPLL ไม่ได้เชื่อมต่ออย่างถูกต้อง ควรส่งออกพอร์ตpermit_calของ IOPLL โดยใช้ IOPLL IP Parameter Editor และเชื่อมต่อกับผลลัพธ์ที่ถูกล็อกของ PLL
เพื่อหลีกเลี่ยงข้อผิดพลาดนี้ ตรวจสอบให้แน่ใจว่ามีการเปิดเผยพอร์ตอินพุต 'permit_cal' ของ PLL ในช่วงล่างโดยทําเครื่องหมาย 'เชื่อมต่อกับ PLL แบบอัพสตรีมผ่าน Core Clock Network Cascading (สร้างสัญญาณอินพุตpermit_cal)' ใน Parameter Editor GUI สําหรับ PLL และพอร์ตนี้เชื่อมต่อกับพอร์ตที่ถูกล็อกของ PLL แบบอัปสตรีม