ID บทความ: 000080789 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 27/09/2018

คําเตือน(13228): คําเตือน Verilog HDL หรือ VHDL ที่ altera_merlin_width_adapter.sv(647): สแลตช์อนุมานสําหรับ byteen_array สุทธิ[0][3]  

สิ่งแวดล้อม

  • Intel® Quartus® Prime Standard Edition
  • ส่วนประกอบทั่วไป
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ในซอฟต์แวร์ Quartus® Prime Standard Edition เวอร์ชัน 17.1 Update 2 และรุ่นก่อนหน้า คุณอาจสังเกตเห็นข้อความเตือนที่คล้ายกันเมื่อรวบรวมการออกแบบที่มีระบบ Platform Designer (.qsys)

    ความละเอียด

    ข้อความเตือนนี้สามารถละเว้นได้อย่างปลอดภัย จะไม่มีแลตช์ทางกายภาพรวมอยู่ในผลลัพธ์การคอมไพล์

    คําเตือนนี้จะถูกลบออกในซอฟต์แวร์ Quartus® Prime Standard Edition ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้