ID บทความ: 000080733 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 04/07/2016

การละเมิดเวลาสําหรับการออกแบบ displayPort Arria 10

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    เมื่อคุณเรียกใช้งานการออกแบบ DisplayPort สําหรับอุปกรณ์ Arria 10 เครื่อง การออกแบบอาจพบได้ การละเมิดเวลาใน rx_restart สัญญาณ สัญญาณนี้นาฬิกาเป็น rx_std_clkout ในคอร์ DisplayPort IP แต่เชื่อมต่อกับการรีเซ็ต ปักหมุดในคอนโทรลเลอร์รีเซ็ตที่ทํางานบนนาฬิกา Avalonแมปหน่วยความจํา (Avalon-MM) โด เมน

    ความละเอียด

    หากต้องการแก้ไขปัญหานี้ ให้เพิ่มตัวซิงโครไนซ์รีเซ็ตสําหรับ rx_restart สัญญาณที่ระดับบนสุดก่อนที่คุณจะเชื่อมต่อกับการรีเซ็ต คอนโทรลเลอร์

    ปัญหานี้ได้รับการแก้ไขในเวอร์ชั่น 15.1 Update 1 ของคอร์ DisplayPort IP

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้