ID บทความ: 000080728 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 02/07/2013

ทําไมฉันถึงพบปัญหาการทํางานของตัวรับส่งสัญญาณเมื่อคอนโทรลเลอร์การกําหนดค่าตัวรับส่งสัญญาณถูกเชื่อมต่ออยู่

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เนื่องจากข้อบกพร่องในซอฟต์แวร์ Quartus® II เวอร์ชัน 13.0 และรุ่นก่อนหน้า คุณอาจเห็นปัญหาการทํางานของตัวรับส่งสัญญาณบน Stratix® V, Arria® V หรือ Cyclone®อุปกรณ์รับส่งสัญญาณ V
คอนโทรลเลอร์การกําหนดค่าตัวรับส่งสัญญาณใหม่อาจมีสถานะเริ่มต้นที่ไม่ถูกต้องซึ่งอาจทําให้เกิดปัญหาการทํางานของตัวรับส่งสัญญาณ

ตัวรับส่งสัญญาณสามารถกู้คืนได้โดยการรีเซ็ตตัวรับส่งสัญญาณโดยไม่มีรอบพลังงาน

ความละเอียด

คุณสามารถเพิ่ม QSF ที่มอบหมายด้านล่างเพื่อให้แน่ใจว่าสถานะเริ่มต้นที่ถูกต้องของคอนโทรลเลอร์การกําหนดค่าใหม่

set_instance_assignment -name POWER_UP_LEVEL HIGH -to *pif_interface_sel
set_instance_assignment -ชื่อ POWER_UP_LEVEL สูง -to *pif_ser_shift_load


ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

Arria® V FPGA และ SoC FPGA
Cyclone® V FPGA และ SoC FPGA
Stratix® V FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้