PHY ความหน่วงเชิงกําหนดอาจไม่สามารถบรรลุ rx_syncstatus เมื่อใช้งานโปรโตคอล OBSAI ในอุปกรณ์ Arria® V GZ และอุปกรณ์ Stratix® V ภายใต้เงื่อนไขใด

เมื่อใช้งานโปรโตคอล OBSAI โดยใช้ Deterministic Latency PHY ในอุปกรณ์ Arria® V GZ และอุปกรณ์ Stratix® V คุณอาจล้มเหลวใน rx_syncstatus เมื่อ ไม่ได้ใช้งาน IDLE_ACK และ รูปแบบ IDLE_REQ จะถูกส่งระหว่างกระบวนการเชื่อมต่อ คุณสามารถซิงโครไนซ์ได้ด้วยการใส่ rx_patternalign ใหม่หรือสร้าง rx_digitalreset ใหม่

ซึ่งมีผลกับ Deterministic Latency PHY ที่มีการกําหนดค่าต่อไปนี้:

• อัตราข้อมูล: 6.144 Gbps หรือ 3.072 Gbps
• ความกว้างของข้อมูล PMA-PCS: 20 บิต

หากต้องการแก้ไขปัญหานี้ ให้ทําตามขั้นตอนเหล่านี้:

สําหรับเวอร์ชันซอฟต์แวร์ Quartus® II ก่อนวางจําหน่าย 14.0:

1. ยื่นขอ การสนับสนุน Intel PreSales เพื่อรับโปรแกรมแก้ไขซอฟต์แวร์ (patch0.87)
2. หลังจากติดตั้งโปรแกรมแก้ไขแล้ว ให้ เพิ่ม การบ้านต่อไปนี้ไปยังไฟล์ Quartus II Settings (.qsf) ของคุณ
   set_global_assignment -name VERILOG_MACRO "SV_XCVR_CUSTOM_NATIVE_ASSERT_SYNC_STATUS_IMM=\"assert_sync_status_imm\""
3. สร้าง IP PHY ความหน่วงเชิงกําหนดใหม่
4. คอมไพล์ การออกแบบของคุณใหม่

สําหรับซอฟต์แวร์ Quartus II เวอร์ชัน 14.0 และใหม่กว่า:

1. เพิ่ม การบ้านต่อไปนี้ไปยังไฟล์ .qsf ของคุณ
   set_global_assignment -name VERILOG_MACRO "SV_XCVR_CUSTOM_NATIVE_ASSERT_SYNC_STATUS_IMM=\"assert_sync_status_imm\""
2. สร้าง IP PHY ความหน่วงเชิงกําหนดใหม่
3. คอมไพล์ การออกแบบของคุณใหม่
4. หากคุณกําลังใช้งานทั้งโปรโตคอล CPRI และ OBSAI ในอุปกรณ์เดียว ให้ เปิด การสนับสนุน Intel PreSales สําหรับการสนับสนุนเพิ่มเติม