ID บทความ: 000080680 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 23/10/2019

ทําไม FPGA P-Tile ของฉัน Avalon® Memory Mapped (Avalon-MM) IP สําหรับ PCI Express* แสดงประสิทธิภาพการอ่านที่ต่ํากว่าใน Quartus® Prime Pro เวอร์ชัน 19.3

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • Avalon-MM Intel® Stratix® 10 Hard IP+ สำหรับ PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    FPGA P-Tile Avalon® Memory Mapped (Avalon-MM) IP สําหรับ PCI Express* รองรับคําขอที่คงค้างสูงสุด 64 รายการด้วยขนาดคําขอ Max Read 512 ไบต์ หากความหน่วงแฝงไปกลับ (Time from Memory Read to Completion) มากกว่า 1.5 เรา จํานวนคําขอที่คงค้างอาจไม่เพียงพอที่จะเพิ่มปริมาณการรับส่งข้อมูลในการอ่าน

    ความละเอียด

    ปรับแต่งการตั้งค่า BIOS เพื่อประสิทธิภาพเพื่อลดความหน่วงแฝง

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    เอฟพีจีเอ Intel® Stratix® 10 DX

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้