ปัญหาสำคัญ
เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 18.1 เป็นต้นไป และซอฟต์แวร์ Intel® Quartus® Prime Standard Edition เวอร์ชัน 19.1 เป็นต้นไป ผู้ใช้จะพบข้อผิดพลาดในการคอมไพล์การออกแบบโครงการIntel® Quartus®ด้านล่างเมื่อใช้การออกแบบอ้างอิงชิปแบบ Triple-Speed แบบพอร์ตเดียวและชิป ON-Board PHY จาก AN647
ข้อผิดพลาดเกิดจากนาฬิกาอ้างอิง LVDS กําลังโปรโมทเป็นนาฬิกาทั่วโลกด้วยตนเองผ่านการกําหนด QSF ที่แสดงด้านล่างในการออกแบบอ้างอิง
set_instance_assignment -name GLOBAL_SIGNAL GLOBAL_CLOCK -to ref_clk
ข้อผิดพลาด (18694): นาฬิกาอ้างอิงบน PLL "qsys_top_0|a10_tse_mac_pcs|a10_tse_mac_pcs|i_lvdsio_rx_0|core|arch_inst|internal_pll.pll_inst|altera_lvds_core20_iopll" ซึ่งป้อนอินสแตนซ์ Altera LVDS SERDES IP ไม่ได้ขับเคลื่อนด้วยพินนาฬิกาอ้างอิงเฉพาะจากธนาคารเดียวกัน ใช้พินนาฬิกาอ้างอิงเฉพาะเพื่อรับประกันว่าได้ตามข้อมูลจําเพาะอัตราข้อมูลสูงสุดของ LVDS SERDES IP
หากต้องการแก้ไขปัญหานี้ ให้ปิดใช้งานการโปรโมท LVDS refclk ด้วยตนเองผ่านการกําหนด QSF ที่แสดงด้านล่าง
set_instance_assignment -name GLOBAL_SIGNAL OFF -to ref_clk