คำอธิบาย
เนื่องจากปัญหาเกี่ยวกับ IP FPGA 1G/10GbE และ 10GBASE-KR PHY Intel® Arria® 10 ในซอฟต์แวร์ Intel® Quartus® Prime เวอร์ชั่น 19.1 และก่อนหน้า การรีเซ็ต IP อาจทําให้ลิงก์ค้างอยู่ในขั้นตอนการต่อรองอัตโนมัติ นี่เป็นเพราะมีข้อบกพร่องของการออกแบบอนุญาโตตุลาการในตรรกะอินเทอร์เฟซการกําหนดค่าใหม่ภายใน IP 10GBASE-KR, ซึ่งเป็นเหตุให้การลงทะเบียนไม่ถูกต้องอ่านแก้ไข-เขียนระหว่างกระบวนการฝึกอบรมการเชื่อมต่อ พฤติกรรมการลงทะเบียนที่ไม่ถูกต้องร่วมกับการปรับเทียบช่องสัญญาณ PMA ใหม่จะนําช่องส่งสัญญาณเข้าสู่ขั้นตอนการลดพลังงานส่งผลให้ลิงก์ค้างอยู่ในสถานะ AN
ความละเอียด
ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในเวอร์ชันในอนาคตของซอฟต์แวร์ Intel® Quartus® Prime