ID บทความ: 000080671 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 09/05/2019

ทําไมเฟรมเอาต์พุตสุดท้ายของ EOP คอร์ IP FFT หายไป

สิ่งแวดล้อม

    Intel® Quartus® Prime Pro Edition
    IP เอฟพีจีเอ Intel® FFT
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เนื่องจากปัญหากับคอร์ IP FFT ในซอฟต์แวร์มาตรฐาน Quartus® Prime เวอร์ชัน 18.1 คุณอาจสังเกตเห็นว่าเฟรมเอาต์พุตสุดท้ายของคอร์ IP FFT ขาด EOP ไปเมื่อทั้งคําสั่งอินพุตและคําสั่งเอาต์พุตถูกกําหนดค่าเป็นธรรมชาติและมีช่วงเวลา sink_valid = 0 ระหว่างเฟรมอินพุต

ความละเอียด

ปรับตั้งค่าเอาต์พุต Order ใน FFT IP ให้ย้อนกลับเป็นหลัก

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 11 ผลิตภัณฑ์

Cyclone® IV FPGA
Stratix® V FPGA
Intel® Stratix® 10 FPGA และ SoC FPGA
Cyclone® V FPGA และ SoC FPGA
Intel® Cyclone® 10 FPGA
Intel® Arria® 10 FPGA และ SoC FPGA
Arria® V FPGA และ SoC FPGA
Stratix® IV FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Intel® MAX® 10 FPGA

1

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้