ปัญหาสำคัญ
คำอธิบาย
หลังจากลิงก์ JESD204C IP อยู่ในอุปกรณ์ Intel® Stratix® 10 หากมีการรีเซ็ตแบบ Warm กับ IP อาจมีการแจ้งบิตลงทะเบียน tx_ready_err CSR ที่ไม่คาดคิดหลังจากรีเซ็ต IP
นี่เป็นเพราะตัวรับส่งสัญญาณได้รับการรีเซ็ตและtx_readyถูกกําจัดหลังจากการรีเซ็ตmgmt_clk (โดเมน avs_clk)
ความละเอียด
ในการแก้ไขปัญหานี้ ให้เลือกทําอย่างใดอย่างหนึ่งต่อไปนี้:
1. ล้างข้อผิดพลาดที่ขัดจังหวะ
2. เพื่อหลีกเลี่ยงการขัดจังหวะ ให้ขยายการรีเซ็ตmgmt_clk (avs clk domain) เมื่อมีการรีเซ็ต IP เพื่อหลีกเลี่ยงข้อผิดพลาดถูกตั้งค่าสถานะในระหว่างระยะเวลาการรีเซ็ต
ปัญหานี้มีกําหนดเวลาให้แก้ไขในการเปิดตัวซอฟต์แวร์ Intel® Quartus® Prime Pro Edition ในอนาคต