คำอธิบาย
เนื่องจากปัญหาเกี่ยวกับ Intel® FPGA IP CIC Intel® Stratix® 10 ในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 18.1 คุณอาจสังเกตเห็นเอาต์พุตของการติดขัด IP นี้ที่ 0 ในการจําลองเมื่อ IP ถูกกําหนดค่าด้วยประเภทตัวกรอง Decimator และคุณสมบัติ "เปิดใช้งานการเปลี่ยนแปลงอัตราตัวแปร" ถูกเปิด
ความละเอียด
เมื่อต้องการหลีกเลี่ยงปัญหานี้ เปลี่ยนการป้อนข้อมูลดิบใน cic_ii_0_example_design_tb_input.txt ในไดเรกทอรี test_data เป็นรูปแบบต่อไปนี้:
data1, factor1
ข้อมูล 2, factor2
...
ตัวอย่างเช่น:
0,8
16,8
...