ID บทความ: 000080659 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 08/02/2017

ทําไมคอร์ IP อีเธอร์เน็ต 40-100Gbps ความหน่วงแฝงต่ําบ่งชี้ข้อผิดพลาดความยาวเพย์โหลดสําหรับเฟรม RX ที่มีขนาด Payload น้อยกว่า 46 ไบต์

สิ่งแวดล้อม

  • Intel® Quartus® Prime Standard Edition
  • Intel® Quartus® Prime Pro Edition
  • Intel® Quartus® II Subscription Edition
  • Ethernet 40G 100G ความหน่วงแฝงต่ำ
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คอร์ IP อีเธอร์เน็ต 40-100Gbps ความหน่วงแฝงต่ําจะแปลงค่าใดๆ ในช่องความยาวของแพ็กเก็ตที่มีขนาด Payload น้อยกว่า 46 ไบต์ไม่ถูกต้องเนื่องจากมีข้อผิดพลาด ปัญหานี้เกิดขึ้นเนื่องจากคอร์ IP ไม่อนุญาตให้ใช้กรณีที่พาร์ทเนอร์ลิงก์อีเธอร์เน็ตใช้พาดโหลดแบบสั้นพร้อมด้วย padding ไบต์ตามที่กําหนดโดยโปรโตคอลอีเธอร์เน็ต

     

    ตัว อย่าง เช่น:

    เวิร์คโหลดจริง = 17 ไบต์

    ขนาด Payload ขั้นต่ํา = 17 ไบต์ 29 ไบต์ padded Zero = 46 ไบต์

    ฟิลด์ความยาว = 17 ไบต์

    17 ไบต์ < 46 ไบต์ ซึ่งทําให้แกน IP รายงานข้อผิดพลาดความยาวของเพย์โหลดไม่ถูกต้อง

    ความละเอียด

    ปัญหาจะได้รับการแก้ไขในเวอร์ชันในอนาคตของคอร์ IP อีเธอร์เน็ต 40-100 Gbps ความหน่วงแฝงต่ํา

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 7 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA
    Intel® Arria® 10 GT FPGA
    Intel® Arria® 10 GX FPGA
    Intel® Arria® 10 SX SoC FPGA
    Stratix® V E FPGA
    Stratix® V GS FPGA
    Stratix® V GX FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้