ID บทความ: 000080587 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 29/06/2015

ทําไมซอฟต์แวร์ Quartus II เวอร์ชั่น 15.0 และก่อนหน้าจึงอนุญาตให้มีการตั้งค่า FIFO ชดเชยเฟสที่ลงทะเบียนไว้ที่ไม่สนับสนุนสําหรับช่องสัญญาณ 1 และ 2 ของธนาคารที่รับส่งอุปกรณ์ Arria V GXB_L0และGXB_R0

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® II เวอร์ชั่น 15.0 และก่อนหน้า อุปกรณ์ที่ใช้งานซอฟต์แวร์ Quartus II ช่วยให้สามารถตั้งค่า FIFO ชดเชยเฟสที่ลงทะเบียนไว้ได้ไม่รองรับสําหรับช่องสัญญาณที่ 1 และ 2 ของธนาคารตัวรับส่งสัญญาณอุปกรณ์ Arria® V GXB_L0และGXB_R0?

    ข้อจํากัดในคู่มืออุปกรณ์ Arria V ถูกต้อง ไม่มีการสนับสนุนโหมด FIFO ชดเชยเฟสที่ลงทะเบียนในช่องสัญญาณที่ 1 และ 2 ของGXB_L0และGXB_R0

    ความละเอียด

    คุณไม่ควรใช้เฟสชดเชย FIFO ในโหมดที่ลงทะเบียนสําหรับช่องสัญญาณดังกล่าวข้างต้น

    ปัญหานี้จะได้รับการแก้ไขในซอฟต์แวร์ Quartus II เวอร์ชันในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Arria® FPGA
    Arria® V GX FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้