ID บทความ: 000080581 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 30/06/2014

ผลลัพธ์การจําลองฮาร์ดแวร์และซอฟต์แวร์แตกต่างกันเมื่อใช้โหมด Preadder ที่มีสัญญาณที่ไม่ได้รับการรับรอง

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • DSP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    พบปัญหาการจําลองในซอฟต์แวร์ Quartus II เวอร์ชั่น 13.0 แต่มีผลต่อเวอร์ชั่น 11.1 ถึง 13.0 เมื่อคุณสร้างอินสแตนซ์การประมวลผลสัญญาณดิจิทัล (DSP) หรือการควบคุมการเข้าถึงสื่อ (MAC) WYSIWYG โดยตรงในการออกแบบฮาร์ดแวร์ของคุณและ ผลลัพธ์การจําลองซอฟต์แวร์จะแตกต่างกันเมื่อใช้โหมด Preadder ที่มีสัญญาณที่ไม่ได้รับการรับรอง ผลลัพธ์การจําลองจะแตกต่างกันออกไปเมื่อทําการหักลด preadder และการป้อนข้อมูล preadder ที่ไม่ได้ลงนามพร้อมกัน บนฮาร์ดแวร์ อินพุต preadder จะเป็นการขยายเครื่องหมาย ดังนั้นทั้งหมด อินพุตไปยังตัวคูณจะถือว่าเป็นลงนามแล้ว ปัญหานี้ใช้กับอุปกรณ์ Arria V และ Cyclone V

    ความละเอียด

    ซอฟต์แวร์ 13.1 Quartus II รีลีสประกอบด้วยการตรวจสอบความถูกต้องตามกฎหมายเพื่อป้องกันไม่ให้คุณสร้างข้อผิดพลาดนี้ ไม่มีวิธีแก้ไขปัญหาสําหรับเวอร์ชั่นก่อนหน้า

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Cyclone® V FPGA และ SoC FPGA
    Arria® V FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้