ID บทความ: 000080483 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 12/10/2020

ข้อผิดพลาดภายใน: ระบบย่อย: STA, ไฟล์: /quartus/tsm/sta/sta_clock_mgr.cpp, บรรทัด: 8971

สิ่งแวดล้อม

    Intel® Quartus® Prime Standard Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Standard Edition เวอร์ชัน 19.1 คุณอาจเห็นข้อผิดพลาดนี้ระหว่างขั้นตอนการสังเคราะห์การคอมไพล์ ข้อผิดพลาดภายในนี้เกิดขึ้นเมื่อใช้ซอฟต์แวร์สังเคราะห์ FPGA Synplify Pro* สําหรับการสังเคราะห์

ความละเอียด

เมื่อต้องการแก้ไขปัญหานี้

set_global_assignment -ชื่อ DISABLE_LEGACY_TIMING_ANALYZER ON

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 11 ผลิตภัณฑ์

Arria® V FPGA และ SoC FPGA
Intel® Cyclone® 10 LP FPGA
MAX® V CPLD
Cyclone® V FPGA และ SoC FPGA
Stratix® IV FPGA
Intel® Arria® 10 FPGA และ SoC FPGA
MAX® II CPLD
Arria® II FPGA
Cyclone® IV FPGA
Intel® MAX® 10 FPGA
Stratix® V FPGA

1

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้