เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime เวอร์ชัน 18.1 Update 1 และรุ่นก่อนหน้า คุณอาจเห็นข้อความเตือนสําหรับส่วนประกอบ 'MY_UART_TESTIP_RS232_0' ที่ไม่ผูกพันในไฟล์บันทึกการจําลองขณะเรียกใช้การจําลองสําหรับ RS232 UART IP ด้วยไฟล์จําลองที่สร้างขึ้นใน VHDL นี่คือสาเหตุที่ขาดไฟล์ IP บางไฟล์สําหรับการจําลอง
เพื่อหลีกเลี่ยงปัญหานี้ เลือก Verilog ในขณะที่ สร้าง ไฟล์จําลอง RS232 UART IP ในตัวออกแบบแพลตฟอร์ม